

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
**«БЕЛГОРОДСКИЙ ГОСУДАРСТВЕННЫЙ НАЦИОНАЛЬНЫЙ
ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ»**
(Н И У « Б е л Г У »)

ИНСТИТУТ ИНЖЕНЕРНЫХ И ЦИФРОВЫХ ТЕХНОЛОГИЙ

Кафедра информационных и робототехнических систем

**СИНТЕЗ ПЕРЕСЧЕТНОГО УСТРОЙСТВА 3-10-1-12-13-9-2-7-0 НА
ТРИГГЕРАХ 74ALS74**

Курсовая работа

по дисциплине «Функциональные компоненты цифровых систем»

студента очной формы обучения

направления подготовки 09.03.02 Информационные системы и технологии

(код, наименование направления подготовки)

2 курса группы 12002408

Артемова Александра Вячеславовича

Научный руководитель:

к.т.н., доцент

(степень, должность)

Шамраев А.А.

(Ф.И.О. руководителя)

БЕЛГОРОД 2026

ПЛАН КУРСОВОЙ РАБОТЫ

По дисциплине «Функциональные компоненты цифровых систем»
на тему «Синтез пересчетного устройства 3-10-1-12-13-9-2-7-0- 11 на
триггерах 74ALS74»

- 1) Построение пересчетного устройства (ПСУ), реализующего последовательность сигналов управляющего устройства по заданным требованиям.
- 2) Построение схемы дешифратора выходного состояния, преобразующего выходной код ПСУ в n-разрядный унитарный позиционный код.
- 3) Построение схемы управляющего генератора и триггера по заданным требованиям, расчет элементов схемы.
- 4) Моделирование разработанных схем в программной среде Multisim.
- 5) Синтез пересчетного устройства из построенных схем.
- 6) Проверка работоспособности в программной среде Multisim.

Исполнитель	_____	Артемов А.В.
Руководитель	_____	Шамраев А.А.

Содержание

1. Техническое задание на проектирование	4
1.1. Цель и содержание курсовой работы	4
1.2. Вариант задания для моделирования разработанного устройства.....	5
1.3. Пояснение к варианту задания.....	5
2. Синтез управляющего устройства (УУ)	6
2.1 Синтез пересчетного устройства (ПСУ).....	6
2.1.1 Условие задачи	6
2.1.2 Порядок синтеза	6
2.1.3 Временные диаграммы сигнала синхронизации и выходных сигналов D-триггеров.....	12
2.2 Синтез дешифратора выходных состояний ПСУ	13
2.2.1 Условия задачи.....	13
2.2.2 Порядок синтеза	13
2.2.3 Временные диаграммы входных и выходных сигналов дешифратора	15
2.3 Синтез управляющего генератора.....	17
2.3.1 Условия задачи.....	17
2.3.2 Расчет времени задающей цепи генератора импульсов	17
2.3.3 Временные диаграммы выходного сигнала таймера и D- триггера	24
3. Результаты синтеза управляющего устройства.....	27
3.1 Схемная реализация управляющего устройства.....	27
3.2 Временные диаграммы сигналов устройства управления	28
3.3 Работа схемы.....	29
Заключение	30
Список используемых источников литературы	30

1. Техническое задание на проектирование

1.1. Цель и содержание курсовой работы

Данная курсовая работа направлена на практическое применение теории, изученной в рамках дисциплины «Функциональные компоненты цифровых систем». Основная цель – проектирование управляющего устройства (УУ), функционирующего как цифровой автомат с микропрограммным управлением по принципу «одно состояние – одна микрокоманда».

В ходе выполнения курсовой работы необходимо:

- на основе индивидуального варианта задания разработать синхронное ПСУ, обеспечивающее требуемый порядок смены внутренних состояний УУ;
- спроектировать дешифратор (DC) выходных состояний для формирования управляющих сигналов Y_i ;
- спроектировать принципиальные схемы генератора импульсов (G), D-триггера (Т) и дифференцирующей цепи с расчетом номиналов элементов;
- выполнить компьютерное моделирование спроектированных схем в среде NI Multisim;
- оформить результаты работы в пояснительной записке.

1.2. Вариант задания для моделирования разработанного устройства

Номер варианта	2
Тип ПСУ	синхронный с параллельным переносом
Модуль счета ПСУ	10
Последовательность счета	3-10-1-12-13-9-2-7-0-11
Тип триггеров для реализации	D-триггер (74ALS74)
Тип дешифратора (DC) состояний ПСУ	DC 4/10 (4/16)
Выходной код дешифратора	унитарный
Тип логики, задаваемой для реализации схемы	TTL
Управляемый генератор	на базе микросхемы LM555
Параметры сигналов управляющего генератора: - длительность - период повторения	- 1.20 с - 1.61 с
Индикация: - выходных состояний ПСУ - управляющих сигналов	- цифровая (шестнадцатеричный код) - светодиодная (probes)

1.3. Пояснение к варианту задания

Синхронный ПСУ с параллельным переносом означает, что переключение всех триггеров происходит одновременно по фронту тактового сигнала.

Дешифратор состояний DC 4/10 (4/16) – на вход подаются выходы из 4 триггеров, на выходе получается унитарный код (активен только один из выходов в зависимости от текущих состояний триггеров).

Выходные состояния ПСУ отображаются в шестнадцатеричном коде (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F) с помощью цифрового индикатора.

Управляющие сигналы контролируются с помощью светодиодных пробников (probes), что позволяет визуально отслеживать работу схемы.

2. Синтез управляющего устройства (УУ)

2.1 Синтез пересчетного устройства (ПСУ)

2.1.1 Условие задачи

1. Тип ПСУ – синхронный с параллельным переносом
2. Последовательность смены состояний – 3-10-1-12-13-9-2-7-0-11 (модуль счета – 10)
3. Тип триггеров, заданных для реализации – D-триггер 74ALS74
4. Индикация выходных состояний – цифровая (шестнадцатеричный код)

2.1.2 Порядок синтеза

Первым шагом синтеза ПСУ является построение графа переходов, который отражает заданную последовательность смены состояний. Граф переходов ПСУ приведен на рисунке 1.1.




Рисунок 1.1 – Граф перехода состояний ПСУ

Количество триггеров, необходимых для работы устройства, вычисляется по формуле $N = \log_2(A_{max})$. A_{max} – максимальное значение выходного состояния. Подставив в формулу (1.1) соответствующие значения, рассчитаем N :

$$N = \log_2 13 \approx 3.7 \approx 4 \quad (1.1)$$

Таким образом, при построении ПСУ будет использовано 4 D-триггера. Микросхема 74ALS74 представляет собой два D-триггера с передним фронтом тактирования. Каждый триггер имеет отдельный вход D, CLK, асинхронные входы установки PR и сброса CLR, а также прямой выход Q и инверсный выход $\overline{Q}$. Распиновка микросхемы 74ALS74 представлена на рисунке 1.2.




Рисунок 1.2 – Распиновка микросхемы 74ALS74

Также, необходимо составить таблицу переходов D-триггера (таблица 1.1), в которой Q_t – значение текущего прямого выхода триггера, Q_{t+1} – значение прямого выхода триггера на следующем счете, D_t – значения на входе. В таблице 1.1 представлены переходы D-триггера 74ALS74.

Таблица 1.1 – Таблица переходов D-триггера 74ALS74

Q_t	Q_{t+1}	D_t
0	0	0
0	1	1
1	0	0
1	1	1

После построения таблицы переходов D-триггера, необходимо составить таблицу выходных состояний ПСУ $Q_3...Q_0$ и входов триггеров $D_3...D_0$.

Таблица выходных состояний ПСУ и входов триггеров представлена на рисунке 2.1.

Десятичный эквивалент	Q3	Q2	Q1	Q0	D3	D2	D1	D0
3	0	0	1	1	1	0	1	0
10	1	0	1	0	0	0	0	1
1	0	0	0	1	1	1	0	0
12	1	1	0	0	1	1	0	1
13	1	1	0	1	1	0	0	1
9	1	0	0	1	0	0	1	0
2	0	0	1	0	0	1	1	1
7	0	1	1	1	0	0	0	0
0	0	0	0	0	1	0	1	1
11	1	0	1	1	0	0	1	1

Рисунок 2.1 – Таблица выходных состояний ПСУ $Q_3...Q_0$, входов триггеров $D_3...D_0$

Далее, необходимо минимизировать входы D для облегчения дальнейшего построения схемы. Один из способов — это применение карт Карно. На рисунке 2.2 приведены карты Карно для входа D.

		D3						D2			
Q3Q2	Q1Q0	00	01	11	10	Q3Q2	Q1Q0	00	01	11	10
00		1	1	1	0	00		0	1	0	1
01		X	X	0	X	01		X	X	0	X
11		1	1	X	X	11		1	0	X	X
10		X	0	0	0	10		X	0	0	0

		D1						D0			
Q3Q2	Q1Q0	00	01	11	10	Q3Q2	Q1Q0	00	01	11	10
00		1	0	1	1	00		1	0	0	1
01		X	X	0	X	01		X	X	0	X
11		0	0	X	X	11		1	1	X	X
10		X	1	1	0	10		X	0	1	1

Рисунок 2.2 – Карты Карно для входа D

После минимизации, были составлены выражения в МДНФ. (1.2 – 1.5).

$$D3: \bar{Q}_1 \bar{Q}_0 + Q_3 Q_2 + \bar{Q}_3 \bar{Q}_2 Q_0 \quad (1.2)$$

$$D2: Q_2 \bar{Q}_0 + \bar{Q}_3 \bar{Q}_1 Q_0 + \bar{Q}_3 Q_1 \bar{Q}_0 \quad (1.3)$$

$$D1: \bar{Q}_3 \bar{Q}_0 + \bar{Q}_2 Q_1 Q_0 + Q_3 \bar{Q}_2 Q_0 \quad (1.4)$$

$$D0: \bar{Q}_0 + Q_3 Q_1 + Q_3 Q_2 \quad (1.5)$$

Эффективность проектирования электронных схем значительно повышается при использовании система моделирования, таких как NI Multisim (версия 14.2) [1].

На рисунке 2.3 представлена схема блока Logic_D, реализованная по полученным логическим выражениям. Входными сигналами являются выходные состояния триггеров Q3...Q0, а выходными – соответствующие сигналы D3...D0.




Рисунок 2.3 – Функциональная схема блока Logic_D

Далее, необходимо построить схему для логики D. На рисунке 2.4 представлена схема блока Logic_D. На данной схеме входными сигналами являются выходные состояния триггеров, а выходными – непосредственно сигналы $D_3...D_0$. Данный блок необходим для формирования сигнала переключения триггеров из текущего состояния в следующее в соответствии с заданием. На рисунке 2.5 представлена функциональная схема объединенных триггеров.




Рисунок 2.5 – Функциональная схема блока D_Counter

Далее, все ранее созданные блоки необходимо объединить с помощью шины. Для построения временной диаграммы используется логический анализатор для индикации выходных значений, светодиоды для индикации входных значений, сигнала тактирования и сигнала установки. На рисунке 2.6 представлена функциональная схема ПСУ для наблюдения переключения состояний.




Рисунок 2.6 – Функциональная схема ПСУ для наблюдения переключения состояний

2.1.3 Временные диаграммы сигнала синхронизации и выходных сигналов D-триггеров

На рисунке 2.7 представлена временная диаграмма сигнала синхронизации и выходных сигналов D-триггеров.




Рисунок 2.7 – Временная диаграмма сигнала синхронизации и выходных сигналов D-триггеров

Анализ временной диаграммы подтверждает, что последовательность выходных состояний полностью соответствует заданному порядку пересчета, что свидетельствует о корректности синтезированных логических блоков и блока триггеров.

2.2 Синтез дешифратора выходных состояний ПСУ

2.2.1 Условия задачи

1. Тип дешифратора (DC) состояний ПСУ: DC 4/10 (4/16)
2. Выходной код дешифратора – унитарный
3. Индикация выходных состояний – светодиодная (Probe)

2.2.2 Порядок синтеза

Синтез дешифратора начинается с составления таблицы соответствия входных комбинаций $Q3...Q0$ и выходных сигналов Y_i . Данная таблица приведена на рисунке 2.8.

Десятичный эквивалент	Q3	Q2	Q1	Q0	Y13	Y12	Y11	Y10	Y9	Y8	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
3	0	0	1	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0
10	1	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0
12	1	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
13	1	1	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0
2	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
7	0	1	1	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
11	1	0	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0

Рисунок 2.8 – Таблица входных и выходных состояний дешифратора

Для минимизации логических выражений выходов дешифратора использовались карты Карно. Недействующие в последовательности состояния были приняты как безразличные (доопределены единицей). Результат минимизации показан на рисунке 2.9.

		Q1Q0			
		00	01	11	10
Q3Q2	00	Y0 1	Y1 1	Y3 1	Y2 1
	01			Y7 1	
	11	Y12 1	Y13 1	1	1
	10		Y9 1	Y11 1	Y10 1

Рисунок 2.9 – Минимизация выходных значений дешифратора

По результатам минимизации получены выражения выходных функций дешифратора в МДНФ (формулы 2.1–2.10).

$$Y_0: \bar{X}_3 \bar{X}_1 \bar{X}_0 \quad (2.1)$$

$$Y_1: \bar{X}_3 \bar{X}_1 X_0 \quad (2.2)$$

$$Y_2: \bar{X}_3 X_1 \bar{X}_0 \quad (2.3)$$

$$Y_3: \bar{X}_3 \bar{X}_2 X_1 X_0 \quad (2.4)$$

$$Y_7: X_2 X_1 X_0 \quad (2.5)$$

$$Y_9: X_3 \bar{X}_2 \bar{X}_1 \quad (2.6)$$

$$Y_{10}: X_3 X_1 \bar{X}_0 \quad (2.7)$$

$$Y_{11}: X_3 X_1 X_0 \quad (2.8)$$

$$Y_{12}: X_3 \bar{X}_1 \bar{X}_0 \quad (2.9)$$

$$Y_{13}: X_2 \bar{X}_1 X_0 \quad (2.10)$$

На основании полученных МДНФ в NI Multisim была построена функциональная схема дешифратора (рисунок 2.10). Схема реализована на шести четырехходовых и семи трехходовых логических элементах «И».




Рисунок 2.10 – Функциональная схема дешифратора

2.2.3 Временные диаграммы входных и выходных сигналов дешифратора

Для верификации дешифратора была собрана тестовая схема, позволяющая наблюдать входные и выходные сигналы. Схема проверки представлена на рисунке 2.11.




Рисунок 2.11 – Функциональная схема проверки сигналов дешифратора

На рисунке 2.12 представлена временная диаграмма входных и выходных сигналов дешифратора.




Рисунок 2.12 – Временная диаграмма сигналов дешифратора

2.3 Синтез управляющего генератора

2.3.1 Условия задачи

1. Управляемый генератор: на базе микросхемы LM555
2. Длительность импульса: 1.20 секунд
3. Период повторения: 1.61 секунд

2.3.2 Расчет времени задающей цепи генератора импульсов

В соответствии с ТЗ, для построения управляющего генератора применяется микросхема LM555. Данная микросхема, разработанная в 1972 году, является одной из наиболее распространенных интегральных схем благодаря своей универсальности и простоте применения.

Назначения выводов и расположение контактов (распиновка) микросхемы приведены на рисунке 2.13.



Рисунок 2.13 – Распиновка микросхемы LM555

Назначение выводов микросхемы LM555 следующее: вывод 1 — общая шина (GND); вывод 2 — вход запуска, срабатывающий при падении напряжения ниже порога $V_{cc}/3$; вывод 3 — выходной сигнал; вывод 4 — принудительный сброс (активный низкий уровень); вывод 5 — управляющий вход для коррекции порогов срабатывания; вывод 6 — пороговый вход, останавливающий таймер при превышении уровня $2V_{cc}/3$; вывод 7 — выход разряда конденсатора; вывод 8 — напряжение питания.

Микросхема LM555 позволяет реализовать автоколебательный генератор прямоугольных импульсов [2]. Принципиальная схема такого генератора показана на рисунке 2.14.




Рисунок 2.14 – Реализация генератора импульсов на таймере 555

Работа генератора основана на циклическом чередовании процессов заряда и разряда времязадающего конденсатора.

Конденсатор заряжается через последовательно соединенные резисторы R_a и R_b . При достижении напряжения $2 \times V_{CC} \div 3$ открывается разрядный транзистор, и конденсатор начинает разряжаться через R_b . Когда напряжение снижается до $V_{CC} \div 3$, транзистор закрывается, и цикл повторяется. Длительности высокого и низкого уровней выходного сигнала определяются сопротивлением резисторов R_a , R_b и емкостью конденсатора C .

Реализация генератора импульсов представлена на рисунке 2.15.




Рисунок 2.15 – Реализация генератора импульсов

По техническому заданию заданы характеристика длительности высокого импульса t_H , равная 1.20 секундам, и характеристика периода повторения T , равная 1.61 секундам.

Длительность паузы t_L определяется как разность периода и длительности импульса (2.11-2.13).

$$T = t_L + t_H \quad (2.11)$$

$$t_L = T - t_H \quad (2.12)$$

$$t_L = 1.61 - 1.20 = 0.41 \text{ сек.} \quad (2.13)$$

Рабочий цикл схемы вычисляется следующим образом (2.14).

$$d = \frac{t_n}{T} * 100\% = \frac{1.20}{1.61} * 100\% \approx 74.53\% \quad (2.14)$$

В микросхеме LM555 рабочий цикл схемы должен быть не ниже 50%. Полученное в результате расчетов значение рабочего цикла составляет 74.53%, что полностью соответствует данному требованию. Таким образом установка инвертора не требуется. На рисунке 2.16 представлена схема генератора прямоугольных импульсов.




Рисунок 2.16 – Реализация генератора импульсов

Полученный рабочий цикл превышает 50%, следовательно, можно высчитать сопротивление резисторов R_1 и R_2 .

Частота генерации определяется как величина, обратная периоду (2.17).

$$F = \frac{1}{T} = \frac{1}{1.61} \approx 0.621 \text{ Гц} \quad (2.17)$$

Зададим емкость конденсатора $C = 10 \text{ мкФ}$.

Подставив известные величины, вычислим сопротивление R_2 (2.18).

$$R_2 = \frac{t_L}{0.693 * C} = \frac{0.41}{0.693 * 10 * 10^{-6}} \approx 59163 \text{ Ом} = 59.2 \text{ кОм} \quad (2.18)$$

Зная сопротивление резистора R_2 , можно рассчитать сопротивление резистора R_1 (2.19).

$$R_1 = \frac{t_H - 0.693 * C * R_2}{0.693 * C} = \frac{1.20 - 0.693 * 10 * 10^{-6} * 59163}{0,00000693} \approx$$
$$\approx 113997 \text{ Ом} = 114 \text{ кОм} \quad (2.19)$$

Итого расчетные сопротивления резисторов R_1 и R_2 , составляют соответственно 113.997 кОм и 59.163 кОм. На рисунке 2.17 изображена схема с заданными параметрами резисторов.




Рисунок 2.17 – Реализация генератора импульсов с рассчитанными сопротивлениями резисторов

После чего, необходимо синтезировать полный блок управляющего генератора, для чего необходимо создать блок STOP_UNIT, который будет частично отвечать за запуск и полностью за остановку пересчета, и подключить D-триггер 74ALS74, который будет переключаться в зависимости от подачи на него сигнала.

Блок STOP_UNIT представляет собой последнее состояние «11», объединенное через элемент «AND». Реализация блока запуска/остановки представлена на рисунке 2.18.




Рисунок 2.18 – Реализация блока STOP_UNIT

Блок P_RES_GEN реализует RC-цепь начального сброса [3], формирующий однократный импульс при подаче питания. Этот сигнал инициализирует первоначальное значение «3» в блоке триггеров D_COUNTER и подает на вход триггера управления генератором высокий уровень, чтобы остановить работу генератора. Блок P_RES_GEN представлен на рисунке 2.19.




Рисунок 2.19 – Реализация блока P_RES_GEN

После чего в схему с генератором импульсов был подключен D-триггер 74ALS74. На вход установки ~PR подается сигнал сброса из блока P_RES_GEN. На вход сброса подается сигнал SS, который будет являться интерактивным элементом, при нажатии на который, на триггер подается импульс, переводящий его в состояние «1». Инверсный выход триггера был подключен на пин №4, предназначенный для сброса таймера. Блок CLK_GEN функционального

генератора представлен на рисунке 2.20.




Рисунок 2.20 – Реализация блока CLK_GEN

2.3.3 Временные диаграммы выходного сигнала таймера и D-триггера

После реализации блока CLK_GEN, были проверены временные диаграммы выходного сигнала таймера и D-триггера. Схема для проверки представлена на рисунке 2.21.




Рисунок 2.21 – Схема для проверки временных характеристик таймера и триггера

По техническому заданию, время длительности высокого импульса равна 1.20 секунды. Временная диаграмма длительности высокого импульса представлена на рисунке 2.22.




Рисунок 2.22 – Временная диаграмма длительности высокого уровня

Как видно из рисунка, время длительности высокого уровня практически сопоставимо с заданным по техническому заданию (погрешность в 0.00X секунд является допустимой в рамках измерений и с условием измененных настроек программы для ускорения симулирования устройства).

По техническому заданию, период повторения импульса равен 1.61 секунды. Временная диаграмма длительности периода повторения импульса представлена на рисунке 2.23.




Рисунок 2.23 – Временная диаграмма длительности периода повторения

На рисунке видно, что время длительности периода повторения полностью сопоставимо с заданным по техническому заданию. Временную диаграмму времени длительности низкого уровня импульса приводить нету смысла, так как по предыдущим диаграммам видно, что длительность будет равна 0.41 секунды.

3. Результаты синтеза управляющего устройства

3.1 Схемная реализация управляющего устройства

В результате работы над курсовым проектом, было реализовано управляющее устройство, представленное на рисунке 3.1.




Рисунок 3.1 – Функциональная схема управляющего устройства

Итоговая схема УУ состоит из следующих функциональных блоков:

1. D_COUNTER – блок из 4-х D-триггеров 74ALS74, хранящий в себе текущее значение пересчетного устройства;
2. Logic_D – блок, формирующий выходные сигналы $D_3 \dots D_0$ для D-триггеров 74ALS74 в блоке D_COUNTER;
3. CLK_GEN – блок генератора импульсов с частотой работы 0.621 Гц;
4. P_RES_GEN – блок формирования сигнала сброса;
5. 4 светодиода (Probe) для индикации сигналов $D_3 \dots D_0$;
6. DC1, DC – блок дешифратора, реализующий преобразование двоичного кода в унитарный код;
7. HEX_DISPLAY, отображающий текущее состояние пересчетного

устройства;

8. 10 светодиодов (Probe) для индикации выходных состояний дешифратора $Y_0 \dots Y_{13}$;

9. Логический анализатор – предназначен для отслеживания временных характеристик сигналов устройства управления.

10. Шины INPUT и OUTPUT, необходимые для удобного подключения всех блоков устройства и передачи значений.

3.2 Временные диаграммы сигналов устройства управления

На рисунке 3.2 представлена временная диаграмма сигналов устройства управления.




Рисунок 3.2 – Временная диаграмма сигналов устройства управления

Как можно заметить, устройство ведет пересчет согласно заданным в техническом задании числам при появлении сигнала запуска. При достижении конечного состояния автомата «11», срабатывает «стоп-сигнал», после которого триггер 74ALS74 устанавливается в «1». На HEX_DISPLAY

отображается последнее состояние «11», и устройство далее не переключается. При подаче нового импульса запуска, устройство начинает пересчет, устанавливая триггер 74ALS74 в нулевое состояние.

3.3 Работа схемы

Работа пересчетного устройства начинается с подачи сигнала P_RES «Сброс на базовые значения» на вход блока CLK_GEN. Этот сигнал устанавливает D-триггер 74ALS74 внутри блока генератора импульсов CLK_GEN в состояние «1», инверсный выход триггера подключен на вход сброса «RST» таймера LM555. Функциональный генератор начинает формирование тактовых импульсов с периодом повторения 1.61 секунд и длительностью высокого уровня 1.20 секунд.

Тактовый сигнал поступает на входы четырех D-триггеров 74ALS74 в блоке D_COUNTER. Логика блока Logic__D вычисляет значения входов D3...D0 на основе текущего состояния Q3...Q0, обеспечивая переход по заданной последовательности: 3-10-1-12-13-9-2-7-0-11.

Выходы триггеров подаются на HEX_DISPLAY для отображения текущего состояния в шестнадцатеричном виде, а также на дешифратор DC1, преобразующий двоичный код в унитарный. В каждый момент времени активен ровно один выход Yi, соответствующий текущему состоянию.

При достижении последнего состояния «11», срабатывает блок STOP_UNIT, подающий сигнал на вход управляющего генератором D-триггера в блоке CLK_GEN. Триггер меняет состояние, и его инверсный выход переводит генератор импульсов в режим сброса – генерация прекращается. Устройство ожидает повторного нажатия кнопки «Soft Start» для нового цикла пересчета.

Заключение

В ходе курсовой работы были выполнены все этапы проектирования УУ:

- синтезировано пересчетное устройство на D-триггерах 74ALS74;
- спроектирован дешифратор DC4/10;
- разработан и рассчитан управляющий генератор на базе LM555;
- проведено моделирование итоговой схемы в NI Multisim 14.2.

Моделирование показало, что устройство работает правильно: счетчик переключается в заданной последовательности, а временные параметры сигналов соответствуют ТЗ.

Список используемых источников литературы

1. Гололобов, В. Н. Схемотехника с программой Multisim для любознательных / В. Н. Гололобов. – СПб. : Наука и Техника, 2019. – 272 с. : ил.
2. Генератор электрических импульсов на таймере 555. — Текст: электронный // robotclass.ru: [сайт]. — URL: <https://robotclass.ru/tutorials/timer-555/?ysclid=mpk0wzry87286735739>
3. RC-цепь. Дифференцирующие и интегрирующие RC-цепи. — Текст: электронный // microtechnics.ru: [сайт]. — URL: <https://microtechnics.ru/differenciruyushhie-i-integriruyushhie-rc-сери/?ysclid=mpk15jq4kk9224022>.
4. Лекции по теории автоматов. Структурный синтез автоматов. 3 Часть. — Текст: электронный // vdoc.pub: [сайт]. — URL: <https://vdoc.pub/documents/3-2svieegsmdf0>.